## **Gtools ITO trace layout&checking tools**

(for AutoCAD based)

1. Electric circuit support to layout 2. Electric circuit examination and adjustment 3. support to facilities tool collections



## (壹)CSTN/STN LCD/OLED ITO electric circuit support to layout mbdbaaddbdbaadd•finnnnn

### <sup>(1).</sup> In the scope equal electric resistance auto layout

Within the scope of limited space, auto layout the optimization R(equal R), can also be worth in the R of appointed each electric circuit inside the excel









## Segment and common multi application



## 傘型擴充的等R佈局











(7).

#### Trace offset and copy



引辭偏移複製 [http://www.cad.com.tw]					
增加數量 16					
引脚間距 0.5 増量 0 % 引脚寬度 1 増量 0.2 %					
□ 自訂 //> * 自訂模式時請以逗號[,]分隔間距、寬度* □ 確定 取消					

- 1. 偏移複製不限方向 (offset to any direction)
- 2. Increase quantity of width & space





(10).

#### Width & Space adjustment

- 1-1. +- 寬度值(for width)
- 1-2. 等差遞增/遞減
- 1-3. 等比遞增/遞減
- 1-4. 重新定義 min width & min space

#### (快速調整阻值均化作業)

Width 為漸進式的遞增/減 Space 保持在 min-space





# (10-1). tarce width & space adjustment

調整引腳寬度 [http://www.cad.com.tw]	2
最小引腳寬度(₩) <b>30</b>	
最小引腳間距(炎) ⊙等於 ○大於等於 10	
寬度調整方式 💿 常數 🔿 等比增量 -100	
□ 已知範圍 距離= 5 量測	
預視 繪製 取消	



(11).

## **Drawing Chip and bump by Coordinates file**

Microsoft Excel - BUMP_LIST.csv								
	檔案(E) 編輯	嶺Œ) 檢視(⊻)	插入① 格式	t() 工具(I) :	資料(D) 視窗(	₩) 説明(H)		
: Ado	obe PDF( <u>B</u> )						_ 8 ×	
	📬 🖬 🔒 i		7 🛍   🗅 🕻	L = 🟈   🤊 =   1	🤰 Σ - ≩↓	<u>()</u> ()	<u>A</u> -	
	🔁 💁 🔄 💁 🏹   🕟 🏷   🗿 🔂 📦   🍽 回展變更(C) 結束被関(O) 🥊							
1								
	A1	+	f∡ BU	MP_NO				
	A	В	С	D	E	F	(	
1	BUMP_NC	BUMP_NAM	X_COORD	Y_COORD	X_LEN	Y_LEN		
2	1		66	4685.22	42	80.5		
3	2		66	4491.22	42	50		
4	3		66	4431.22	42	50		
5	4		66	4204.36	42	50		
6	5		66	4144.36	42	50		
7			66	4074.86	42	50		
8			66	3991.86	42	50		
9	8		66	3876.36	42	50		
10	9	VCC9	66	3816.36	42	50		
11	10	VCC10	66	3714.03	42	50		
12	11	VCC11	66	3654.03	42	50		
13	12	VCC12	66	3594.03	42	50		
14	13	VCC13	66	3534.03	60.3	50		
15	14	VCC14	66	3474.03	60.3	60		
16	15	VCC15	66	3414.03	60.3	45.5		
17	16	VCC16	66	3354.03	60.3	45.5		
18	17	VCCI7	66	3294.03	60.3	45.5		
19	18	VCC18	66	3234.03	60.3	45.5		
20	19	VCC19	66	3174.03	60.3	45.5		
21	20	VCC20	66	3114.03	60.3	45.5	~	
	► ► <u>BUM</u>	P_LIST/		<b> </b> <	ш		>	
「駀緖								

依座標檔自動繪出 chip/bump bump no. / bump netname









(13-1).

### Auto generation electric circuit outline line



The text consecution serial number and attribute modify



(14).

(15).

#### **Dummy trace** design automatically



## Auto draw to repair box dummy



http://www.cad.com.tw]	
邊界距離 0.2 旋轉角度 0 矩形寬 0.5 矩形高 0.4 矩形間距 0.1	
對齊點 點選 點選 BOX DUMMY	
	L
	V

(15). The whole offset and fillet offset n=-0.05 Fillet R=0.1

(After canning choose much a processing)

## (15-1). Close pline whole do offset

(Can go toward outside or go toward inside)



### (貳) **LCD ITO trace checking and Analysis**

## (1). **Resistance analysis :** 結束線段参考線 P P2 起始線段參考線 N1 (1) (2) (3) (4) (5) (6) 1007, 84,67, 677, 61.57, 61.77, 627,

P3

<u>N</u>2

圖表

Check the turning of the electric circuit absurdity corn, examine for the convenience of the quality of the electric circuit

![](_page_25_Figure_1.jpeg)

(2).

### 自動檢查 min width 與 min space

![](_page_26_Figure_1.jpeg)

(3).

### (4). Checking crossing trace(closed pline)

![](_page_27_Figure_1.jpeg)

![](_page_28_Figure_0.jpeg)

![](_page_28_Figure_1.jpeg)

(5).

### Adjust the trace to fit resistance

輸入該 tarce 期望之阻值,由系統自動調整寬度至最佳化位置

![](_page_29_Figure_2.jpeg)

(6).

### **Generate the center line of trace**

![](_page_30_Picture_1.jpeg)

(7).

### **Preview the result**

![](_page_31_Picture_1.jpeg)

(9).

Delete layer after layer object with whole combine to hand over to fold line

![](_page_32_Figure_2.jpeg)

Insures the Pline object that the electric circuit can be single closing

### (参) LCD ITO electric circuit support design tools

輔助工具集錦:	•	圖層ON/OFF作業 重疊物件處理 局部放去使理	Þ	
BUMP 展繪作業		統計資訊:	۲	
繪製測試電極	•	線弧串接爲Pline 導圓/斜角(多選) 偏移複製(多選) 刪除指定物件 文字連續編號	• •	
		文字處理: 繪製陰影BOX 不等比例縮放 繪製晶片座 線弧百分比位置 物件屬性轉換: 產生物件的邊界線	•	文字屬性處理 文字大小寫轉換 書寫外部文字檔(bxt) 文字繞Pline寫 模穴編號作業 文字相對位置複製 繪製表格(FORM)
		打斷(break)物件		

![](_page_34_Picture_0.jpeg)

### Support design tools :

- (1). Read into the exterior text file
- (2). Delete particular object
- (3).統計數量與線長
- (4).不等比例縮放
- (5).Diagram layer On/Off
- (6).文字相對位置複製

![](_page_34_Picture_8.jpeg)

(5). 一次倒斜角 (6). 物件打斷 (7). 表格快速繪製 (8). 電路曲折繪製 (9). 模穴快速編號 (10). 面積統計 (11). 繪製間格線 (12). 線弧百分比位置 (13). 中英文詞庫管理 (14). 圖庫(block)管理 (15). 刪除長度為零的線段 .....etc.

![](_page_34_Figure_10.jpeg)

(圖庫管理)

![](_page_34_Figure_12.jpeg)

![](_page_34_Picture_13.jpeg)

![](_page_35_Picture_0.jpeg)

# FPC / COF testpad drawing

	http://www.cad.com.tw 📿 Te	chnology Corp.		×	
		- 1163 I	linet ja Vinna		
	Line1 Line2	Line3   清除			
	1 1111 1111 1111 1111 1111 1111 1111	選取   増加   私除   清空			
	Test-Pail參數				
	P= 0.02 H= 0.2 G= 0.0	2 w1= 0.02 s1= 0.02			
	So= 0.02 min W= 0.01 W	imnx= 0.4055 重测			
http://www.cad.com.tw G2 Technology Corp.		<b>_</b>		ī	
w1= 102 s1= 0.02 引腳數目 1	基 Line1	<sup>建點</sup> 繪製 取消			
基準點				_	
□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□				圖示	
「含點測區域 W= 0.1 H= 0.1 G= 0.0			組數 1	_ <del>50</del>	基準點 HeY MO.X
「產生Test-Pad中心點 指定圖層 0 <u>▲</u>		Line2	Line3 - - - - - - - - - -		y Line I
「参告林 Line1   Line2   清	除 Line2	<u>_w1</u>			
 預視 	製取消				
		H= 5 0= 0.50 w1= 0.50	s1= 0.50		Line2
		Sa= 0.50 minW= 3 Wmax	⇐ [120] 量測		Line3
		「產生Test-Pad中心點 指定圖層	0		向右
			預視 繪製 取消		

![](_page_36_Picture_0.jpeg)

![](_page_36_Figure_1.jpeg)

![](_page_36_Figure_2.jpeg)

(for AutoCAD based)